TSMC lleva el nodo de 2 nm a producción en volumen: el transistor cambia de arquitectura por primera vez en una década

Durante buena parte de 2025 y 2026, el debate público sobre computación ha girado en torno al consumo eléctrico de la IA. Conviene mirar una capa más abajo. La velocidad, el coste y la eficiencia de cualquier modelo (y de casi todo lo demás que se ejecuta) dependen en última instancia del transistor sobre el que corren. Y ahí sí ha ocurrido algo concreto y verificable.

Según la propia documentación técnica de TSMC, su nodo N2 (comercialmente "2 nanómetros") entró en producción en volumen en el cuarto trimestre de 2025, y la compañía guía una rampa más agresiva a lo largo de 2026. El dato importa menos por la etiqueta "2 nm" (que hace tiempo dejó de ser una medida física de nada) que por lo que hay debajo.

Qué cambia realmente: del FinFET al nanosheet

N2 es el primer nodo de TSMC que abandona el transistor FinFET, la arquitectura que la fundición venía usando desde su nodo de 16 nm hacia 2015. Lo sustituye por un transistor de tipo gate-all-around (GAA), en su variante nanosheet.

La diferencia es geométrica y tiene consecuencias eléctricas. En un FinFET, la puerta que controla el paso de corriente rodea el canal por tres caras. En un transistor nanosheet, el canal se divide en varias láminas horizontales apiladas y la puerta las envuelve por completo, por las cuatro caras. Ese control adicional reduce las fugas de corriente y permite modular mejor el comportamiento del transistor a voltajes bajos, que es donde se juega la eficiencia energética.

No es una idea nueva ni exclusiva. Samsung ya introdujo GAA (su variante MBCFET) en su nodo de 3 nm en 2022, e Intel lo hizo con su nodo 18A (RibbonFET) sumándole entrega de potencia por la cara trasera de la oblea. Lo relevante de 2026 es que el mayor fabricante por contrato del mundo por fin lo lleva a producción a gran escala, lo que convierte el nanosheet en el sustrato por defecto de la próxima generación de chips de alto rendimiento.

Las cifras, en su contexto

Las mejoras que TSMC atribuye a N2 frente a su nodo N3E son, deliberadamente, las de un salto de nodo completo y no las de una revolución:

• 10–15 % más de velocidad al mismo consumo, o bien
• 25–30 % menos de consumo a la misma velocidad, y
• alrededor de 15 % más de densidad de transistores (hasta cerca del 20 % en lógica pura).

Son números buenos y difíciles de conseguir, pero no rompen la tendencia histórica: cada nodo entrega mejoras de un dígito medio a dos dígitos bajos, a cambio de un coste de diseño y fabricación cada vez mayor. El nanosheet no reinicia la curva; la prolonga unos cuantos pasos más.